亚洲国产午夜真人一级片中文字幕精品黄,精品久久久噜噜噜久久久,国产区综合精品国产www,www.国产精品.com,国产美女的第一次好痛在线看,最新国产乱人伦偷精品免费网站,日本欧美一区二区三区不卡视频,精品久久久无码人妻字幂,国产午夜精品理论片,国产午夜精品久久久久免费视

先進封裝提升芯片性能，Bump、RDL、TSV等技術賦能AP
思瀚產業(yè)研究院    2024-06-17

封裝是半導體后道制程，主要起芯片保護、連接作用

半導體封裝主要有機械保護、電氣連接、機械連接和散熱四大功能。半導體產業(yè)鏈可以分為 IC 設計、晶圓制造（前道工藝）、封裝測試（后道工藝）三個核心環(huán)節(jié)。半導體封裝，指用特定材料、工藝技術將芯片密封在塑料、金屬或陶瓷等材料制成的封裝體內，從而保護芯片免受物理性和化學性損壞。

通過封裝，還可以使芯片能夠與其他電子元件進行連接，實現信息的輸入輸出。半導體封裝主要有機械保護、電氣連接、機械連接和散熱四大功能。芯片封裝完成后，需要進行性能測試，以確保封裝的芯片符合性能要求。

集成電路封裝技術的發(fā)展可分為四個階段。第一階段是20 世紀70 年代開始應用的通孔插裝技術；第二階段是 20 世紀 80 年代的貼片式封裝技術；第三階段是20 世紀90年代開始應用的 BGA、WLP、CSP 技術；第四階段是 20 世紀末開始的MCM、SIP、3D堆疊、Bumping 等；第五階段是 20 世紀前 10 年開始應用的 SoC、MEMS、TSV、FC、SAB、Fan-Out、Fan-in 等技術。

Bump、RDL、TSV、混合鍵合技術賦能先進封裝

先進封裝（Advanced Packaging，AP）也稱為高密度封裝，通過縮短I/O間距和互聯(lián)長度，提高 I/O 密度，進而實現芯片性能的提升。相比傳統(tǒng)封裝，先進封裝擁有更高的內存帶寬、能耗比、性能，更薄的芯片厚度，可以實現多芯片、異質集成、芯片之間高速互聯(lián)。Bump、RDL、TSV、Hybrid Bonding 等是實現先進封裝的關鍵技術。

凸塊（Bump）

傳統(tǒng)封裝的電路連接主要依賴引線框架，先進封裝的電路連接則主要通過凸塊完成。通過在芯片表面制作金屬凸塊，提供芯片電氣互連的“點”接口，反應了先進制程以“以點代線”的發(fā)展趨勢。Bump 技術以幾何倍數提高了單顆芯片引腳數的物理上限，進而大幅提高了芯片封裝的集成度、縮小了模組體積，廣泛應用于 WLP、CSP、2.5D/3D等先進封裝。隨著工藝技術的發(fā)展，Bump 的尺寸和間距也變得越來越小。

重布線層（Redistribution Layer，RDL）

RDL 是在晶圓表面沉積金屬層和介質層并形成相應的金屬布線圖形，來對芯片的I/O端口進行重新布局，將其布置到新的、節(jié)距占位可更為寬松的區(qū)域，其主要作用是XY平面電氣延伸和互聯(lián)。RDL 去除了昂貴且耗時的鍵合工藝，同時可以大幅提高I/O密度，改善電氣性能和減少芯片面積。

RDL 廣泛應用于 FIWLP、FOWLP、2.5D/3D 等先進封裝。（1）FIWLP、FOWLP封裝，RDL 將 IO Pad 進行扇入或者扇出，形成不同類型的晶圓級封裝。（2）2.5D封裝，RDL將網絡互聯(lián)并分布到不同的位置，從而將硅基板上方芯片的 Bump 和基板下方的Bump連接。（3）3D 封裝，如果堆疊上下是不同類型的芯片，需要通過 RDL 將上下層芯片的IO進行對準，從而完成電氣互聯(lián)。

硅通孔（Through Silicon Via，TSV）

TSV 是一種垂直互連技術。國際半導體技術路線藍圖將TSV 定義為連接硅晶圓兩面并與硅襯底和其他通孔絕緣的電互連結構。相比平面互連，TSV 可以減小互連長度和信號延遲，降低寄生電容和電感，實現芯片間的低功耗和高速通信，增加寬帶、提高集成度、實現封裝小型化。TSV 按照集成類型的不同分為 2.5D TSV 和 3D TSV。2.5D TSV指位于硅轉接板Inteposer 上的 TSV；3D TSV 指貫穿芯片體之中，連接上下層芯片的TSV。

混合鍵合（Hybrid Bonding，HB）

混合鍵合是對 Bump 技術的進一步升級。Bump 技術中，當接觸間距減小到10μm左右時，凸點尺寸的減小會增加金屬間化合物（IMC）形成的風險，從而降低導電性和機械性能?；旌湘I合又稱為直接鍵合互連（Direct Bond Interconnect，DBI），通過兩個芯片覆蓋介電材料如二氧化矽(SiO2)，介電材料嵌入與芯片相連的銅接點，接著將兩芯片接點面對合，再進行熱處理讓兩芯片銅接點受熱膨脹對接?；旌湘I合最大的特點是無凸塊，它從基于焊料的凸塊技術轉向直接銅對銅連接。

混合鍵合可以提供更高的互連密度和鍵合可靠性。（1）相較Bump 技術，混合鍵合最大優(yōu)勢是縮小接點間距，Bump 鍵合最小接點間距約 10μm，混合鍵合能縮小至1μm甚至更低。（2）芯片更小接點間距意味相同尺寸，混合鍵合能做出更多I/O 接點，甚至能在1cm2芯片做出百萬個 I/O 接點，相較傳統(tǒng)覆晶焊錫接合，接點數能提升千倍以上。（3）銅-銅觸點間以分子尺度融合，取消了焊料連接，因此避免了與焊料相關的問題，實現鍵合可靠性的提高。

WLP、2.5D、3D 是當前主流的幾種先進封裝

晶圓級封裝（Wafer Level Chip Scale Packaging，WLP）

WLP 指在晶圓前道工序完成后，直接對晶圓進行封裝，再切割分離成單一芯片，WLP封裝后的芯片尺寸和裸芯片幾乎一致，符合消費類電子產品輕、小、短、薄化的市場趨勢，且具有低成本、散熱佳等優(yōu)點。WLP 有 Fan-in（扇入式）和Fan-Out（扇出式）兩種類型。FIWLP（Fan-in WLP）尺寸與芯片本身尺寸相同，不足是 I/O 數量一般較少。FOWLP（Fan-Out WLP）實現在芯片面積范圍外充分利用 RDL 做連接，相比同面積的FIWLP，FOWLP擁有更多引腳數。

2.5D 封裝

2.5D 封裝有兩種類型。一種是通過中介層實現芯片和基板的連接，先在中介層上層封裝芯片、再將中介層封裝在封裝基板上的一種封裝工藝，中介層是一塊擁有TSV和RDL布線的晶圓，典型代表是臺積電的 CoWoS。另一種是通過“橋”在相鄰芯片之間建立連接，首先用具有高 I/O 密度的硅塊作為“橋梁”，其次將“橋”嵌入封裝基板的空腔內，典型代表是英特爾的 EMIB 封裝。

3D 封裝

3D 封裝指通過 TSV 技術，實現多個芯片垂直堆疊并互連。3D 封裝中，芯片相互靠得很近，所以延遲會更少，此外互連長度的縮短，能減少相關寄生效應，使器件以更高的頻率運行，從而轉化為性能改進，并更大程度的降低成本。HBM 中的內存堆疊、HMC、3DNANDStack、3D Fabric、Foveros Direct 等屬于 3D 封裝。

更多行業(yè)研究分析請參考思瀚產業(yè)研究院官網，同時思瀚產業(yè)研究院亦提供行研報告、可研報告、產業(yè)規(guī)劃、園區(qū)規(guī)劃、商業(yè)計劃、專項調研、建筑設計、境外投資報告等相關咨詢服務方案。